1.引(yin)言

在許(xu)多現代(dai)化的工(gong)業生産(chan)如冶金(jīn)、電力等(děng)，實現對(dui)溫🈲度📱的(de)精💃🏻度🧑🏽‍🤝‍🧑🏻控(kòng)制至關(guan)重要的(de)，不僅直(zhí)接影響(xiang)着産⁉️品(pǐn)的🔴質量(liàng)，而且還(hái)關系到(dao)生産安(ān)全、能源(yuán)節約等(děng)一系列(lie)重㊙️大經(jing)濟指标(biāo)。

PID控制由(yóu)于其魯(lu)棒性好(hǎo)，可靠性(xìng)高，在常(cháng)規的溫(wēn)度控制(zhi)中應用(yòng)非常廣(guǎng)泛。目前(qian)工程的(de)實際應(ying)用中，大(dà)多數模(mó)糊PID控制(zhi)器都利(lì)用單片(pian)機軟件(jiàn)編程來(lái)實現，然(rán)😍而單片(piàn)💃機的指(zhǐ)令是按(an)順序執(zhi)行的，實(shi)時性不(bu)強，加上(shàng)軟件實(shí)現容易(yi)受🤩外界(jie)的幹擾(rǎo)，抗幹擾(rǎo)⛹🏻‍♀️性能力(lì)差，對于(yu)實時性(xìng)要求很(hen)高和外(wài)界幹擾(rǎo)比🌍較嚴(yan)重的系(xi)統不太(tài)适宜。本(ben)文選取(qu)FPGA(現場可(kě)編程門(men)陣列)作(zuò)爲系統(tǒng)的主控(kong)✔️制芯片(piàn)，FPGA所有的(de)信号都(dou)是時鍾(zhong)驅動的(de)，對于程(chéng)序的執(zhí)行具有(you)💋并行運(yun)算的能(neng)力，顯著(zhe)的提高(gāo)了系統(tǒng)控㊙️制的(de)實時性(xìng)👣，在FPGA内部(bù)硬件實(shí)現還可(kě)以防止(zhi)像單片(piàn)機程序(xu)🌈一樣，在(zài)惡劣的(de)環境條(tiáo)件下發(fa)生程序(xu)跑飛的(de)‼️問題。尤(you)其是現(xian)在FPGA器件(jiàn)有越來(lái)越多的(de)參考🔴設(shè)計方案(an)以及IP(知(zhī)識産權(quán)🎯)核心庫(kù)方面的(de)支持。利(li)用FPGA設計(jì)的PID控制(zhì)器一方(fāng)面可以(yǐ)将實現(xiàn)PID算法的(de)模塊單(dan)獨作爲(wèi)控制模(mo)塊來使(shǐ)用，直接(jiē)⁉️去實現(xian)對控制(zhi)對象的(de)調節，另(ling)一方面(mian)，基于FPGA的(de)PID控制算(suan)法也可(ke)以将其(qí)作爲系(xì)統内的(de)IP核，以便(biàn)🔴在多路(lù)或複雜(zá)的系統(tong)上直接(jiē)調用，加(jiā)快研發(fā)設計速(sù)度。

2.PID算法(fǎ)分析

2.1 離(li)散PID算法(fǎ)

PID控制系(xì)統是一(yi)個簡單(dan)的閉環(huan)系統，如(ru)圖1所示(shi)，PID系統框(kuang)💃🏻圖中，整(zhěng)個系統(tong)主要包(bāo)括比較(jiào)器、PID控制(zhì)器和控(kòng)制對象(xiang)，其中PID包(bao)括三個(ge)環節，即(ji)比例、積(jī)分和微(wei)分。

圖1 PID系統(tǒng)框圖

圖(tú)1中的r(t)作(zuo)爲系統(tǒng)的給定(dìng)值，y(t)作爲(wèi)系統的(de)輸出值(zhi)，e(t)是給定(ding)📱值與輸(shū)出值的(de)偏差，所(suo)以系統(tong)的偏差(cha)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wèi)控制系(xì)統中的(de)中間便(biàn)量，既是(shì)偏差e(t)通(tōng)過PID控制(zhi)算法處(chu)😍理☁️後的(de)輸出量(liang)，又是被(bei)控對象(xiàng)的輸入(rù)量，因此(cǐ)模👨‍❤️‍👨拟PID控(kòng)📱制器的(de)控制規(gui)律爲：

其(qí)中，K_P 爲模(mó)拟控制(zhi)器的比(bi)例增益(yì)，T_I 爲模拟(nǐ)控制器(qì)的積分(fèn)時間常(cháng)數，T_D 爲模(mo)拟控制(zhì)器的微(wei)分時間(jiān)常數。